高速信号関係

差動信号(2) | ノイズ対策.com

bar



差動信号(2)

電気信号を伝送する信号線の構成には
シングル・バス・差動などの種類があります。

シングルは普通の一本の線で一つの信号を送ります。

バスはシングル線が複数本まとまっているもので、
8本・16本など bit数分の本数を使って伝送します。

大容量のデータを伝送するためには
シングル伝送ではクロックを高速にするしかなく限界がありましたが、
バス伝送でバス本数を増やして大容量伝送に対応してきました。

しかし、
バス本数が増えてくると基板の配線エリアを多く使う事や
クロストーク問題・配線間スキュー・同時スイッチングノイズなど、
いろいろな課題が増えてきました。


差動信号伝送は
2本の信号線を使ってお互いの逆位相信号を送る方式です。

2本の信号の電圧の差を受信側で作ることで
2倍の電圧振幅が得られるため、
伝送する電圧が半分で済む事になります。

また、
2本の伝送線路に同じノイズが乗ってしまった場合でも
受信側で差電圧を作ることでノイズが相殺されるので
外来ノイズにとても強い信号方式と言うことになります。

外来ノイズに強い事から電圧振幅をさらに小さくしても
問題なく伝送できるため、0.3Vp-p程度の非常に小さな電圧振幅で
伝送する方式もあり消費電力がかなり小さくできます。


差動信号伝送は逆位相の2本の信号が結合して併走しているため、
磁束が打ち消されてコモンモードノイズも小さく信号振幅も
小さいことから EMIノイズ低減に大きな効果のある伝送方式に
なっていて高周波信号伝送に適しています。


プリント基板に差動信号を配線する場合は、
2本の配線を等長配線して
差動インピーダンスコントロールするのが普通です。

通常の差動信号は差動100Ωですが、
信号フォーマットによっては 90Ωや 110Ωなどの
インピーダンス値があります。


数百MHz後半〜GHzの超高速信号になると、
2本の配線の信号位相を気にした配線が望まれます。

配線で遅延した信号位相がパターン上のポイントポイントでずれていると、
ずれている瞬間だけは差動信号ではなくなっている事になるので
信号の劣化につながります。

2本の配線が直線であれば何も問題ありませんが、
曲がらなければならない場合(超高速信号では曲がる場合にアールをつける)には
内輪差が生じてしまうために内輪差を吸収するための工夫を
パターンに施して是正します。


また、差動信号に限りませんが、
ビアの特性やビアスタブが信号特性を悪化させるので
出来るだけビアを通さない配線ができるように配置配線を
考慮する必要があります。

ビアを通さなくてはならない場合はスタブが形成されないように
表層から逆の表層への配線にとどめるようにするのが良いです。


差動信号は他の信号に電気的結合をしないほうが良いため、
隣接信号に対して十分なクリアランス(差動配線2本間の2倍以上)を
確保すると良い配線になります。

隣接信号とのクロストーク防止のために GNDガードを入れる人がいますが、
GNDとも結合しない方が良いので不要だと思われます。


差動信号を使った代表的な信号方式には 
USB, SATA, PCI-Express, IEEE1394, HDMI などがあります。




誘電正接と表皮効果 | ノイズ対策.com

bar



誘電正接と表皮効果

プリント基板パターンに信号を通すと
波形がなまったり信号振幅が小さくなります。

波形がなまるということは
高周波の成分が小さくなっているということです。

信号振幅が小さくなるのは
導体の抵抗成分などによる純粋な信号ロスによって
小さくなる部分もありますが、それ自体はかなり小さい量です。

それよりも、
波形がなまる事によって次の信号の立ち下がりまでに
本来の信号振幅まで立ち上がりきっていないため、
信号振幅自体が小さくなってしまう状態が高周波信号になるほど
顕著に発生してしまいます。

これらの高周波成分の損失には、
誘電正接による誘電損失と表皮効果などによる導体損失が
主なものになります。

誘電正接は tanδ・タンジェントデルタ・タンデル などと呼ばれ、
配線導体のすぐ外側にある誘電体の特性値です。

誘電体に高周波電場が加わった時に電気エネルギーの一部が
熱になってしまう比率を数値で表しているものです。

tanδの分母側には全体電流で 
GND間の寄生抵抗に流れる電流が分子側になり、
誘電体に漏れ出てしまう電流の比率ともいえます。

現在多く使われている FR-4基板では 0.018(@1GHz)程度の値で、
周波数が高くなるほど大きな値になって行きます。

損失数値なので小さい方がロスが少ないものになり、
1GHzを越えるような超高周波信号回路向けの基板としては 
tanδ=0.005(@1GHz)前後の低誘電正接の特殊基板が使われる事が
あります。

低誘電正接の誘電体材料としては 
PPS樹脂などのポリマー系樹脂材料でプリント基板材料に
適した低吸水・高耐熱な低誘電正接材料が開発されてきています。


表皮効果とは
高周波信号になるほど導体の表面にしか電流が流れなくなる現象です。

導体の中心部の電流は周囲にも同じ方向の電流が流れるために
相互インダクタンスの効果によって電流の流れを妨げられてしまいます。

それに対して
導体表面は電流の流れない外気や絶縁体に多く触れているため
相互インダクタンスによる電流を妨げる効果が少なくなり結果的に
電流が集中することになります。

配線断面が四角の場合の導体の角は 270度方向外周に
隣接電流が流れないために特に電流が集中することになります。

導体の中心部には高周波電流が流れないため、
高周波信号に対する導体の有効な断面積が小さくなってしまう事で
実質的な配線抵抗値が大きくなって損失になってしまいます。

抵抗値は周波数の 1/2乗に比例して大きくなります。

電流が流れる実効的な表面の厚みを「表皮深さ」と言いますが、
10MHzで 21um,
100MHzで 6.6um,
 1GHzで 2um 程度まで小さくなります。

商用周波数の 60Hz では 8.5mm 程度ですが、
長距離・大電流を伝送する商用電源伝送ケーブルでは
太いケーブルにしても表層しか電流が流れないため、
被覆線の束にするなどの工夫がされています。




ドライブ能力 | ノイズ対策.com

bar



ドライブ能力

半導体デバイス出力のドライブ能力(駆動能力)とは、
出力にどれだけの電流を流す事ができるかという能力の
大きさになります。

ファンアウトと言う言葉がありますが、
これはどれだけの数のデバイスを接続する事ができるか
という出力の強さを表します。

接続するデバイスの種類によって
接続可能な数が変わってきますが
ドライブ能力と同等の意味合いになります。


ドライブ能力の大きいデバイスは出力インピーダンスが小さく、
ドライブ能力の小さいものは出力インピーダンスが大きくなっています。

ドライブ能力を表す場合に○mAタイプと言う場合があり、
だいたい 4mA 〜 32mA で表されています。

3.3V標準ロジックICで言うと、
74LVシリーズは 6mA, 
74LVCシリーズは 24mA, 
74LVTシリーズは 32mA と、
同じ回路機能でもシリーズ違いでドライブ能力が大きく違います。

CPU-IC の出力ポートなどは
だいたい 4mAレベルかそれ以下のドライブ能力で、
大規模FPGA などでは 4mA 〜 24mA の種類から端子ごとに
設定できるようになっています。


標準ロジックでよく使われる 74LVC と FPGA の出力デフォルト設定は
双方とも 24mAタイプですが、24mAの大きさで接続先が1つだったり
配線が短い場合にはドライブ能力が強力すぎてほとんどの場合に
オーバーシュートが出ますので、
ダンピング抵抗の追加が必要になってきます。

ドライブ能力を 4mAや 8mAレベルのデバイスにすれば
ダンピング抵抗が要らない程度の波形になる可能性もあります。

逆に、接続する入力デバイスが多数あって、
さらにプリント基板配線が長いなど負荷の大きい要素がある場合は、
ドライブ能力が大きくないと波形がなまってしまいます。


近年は信号の高速化に伴って
ドライブ能力が大きいデバイスが増えて来ています。

ドライブ能力が大きくないと
信号の急峻な立ち上がりや立ち下がりが出来ないからです。

一方で、
省電力の方向性でドライブ能力の小さいデバイスもあります。

デバイスを選ぶ場合にそのドライブ能力を意識して選定しないと、
回路に合わない物になっているかもしれません。


大は小をかねる のように、
ドライブ能力不足はデバイスを変えなくてはならないですが、
ドライブ能力が大きい場合は適切なダンピング抵抗を
接続する事で良い設計が出来る事が多いです。

ですが、ここでダンピング抵抗を付けなかったり、
適当な値(例えば全部 22Ω)にしていたりすると、
場合によっては激しいオーバーシュートが出ているかもしれません。

オーバーシュートは隣接信号にクロストークしてしまったり、
電源を汚くしたり、EMIのレベルを上げてしまったりと
良い事は何もありません。

昔はダンピング抵抗値を決めるために
何10個もカットアンドトライで抵抗を付け替えながら
波形測定をして決めて行きましたが、
最近では SIシミュレーションで簡単に計算できるようになっています。




並列終端 | ノイズ対策.com

bar



並列終端


信号伝送先の半導体デバイス入力側で、
部品を追加してインピーダンスマッチングさせる方法に
並列終端があります。


通常は"終端"と言った場合には
並列終端のことを指す場合が多いです。


プリント基板パターンの特性インピーダンスは 30〜80Ω程度、
デバイス入力は 数100k〜数MΩのインピーダンスになるため、
デバイス入力端と GND間に抵抗を挿入して
見かけのデバイス入力インピーダンスを下げて
インピーダンスマッチングさせます。

デバイス入力のインピーダンスに並列に抵抗を入れるので
並列終端と呼ばれます。


完全なインピーダンスマッチングをするには
パターンインピーダンスと同じ程度の抵抗値を挿入します。

実例として多いのが 50Ωパターンで、
50Ω抵抗(50Ωは入手困難なので 51Ωとか 49.9Ωなど)で終端します。

ただし、
50Ωという低抵抗で GNDに接続されるため、
信号電流が多く流れて消費電力が大きくなってしまう難点があります。

インピーダンスマッチングから外れてしまいますが、
信号電流と消費電力を抑えるために数100Ω程度で終端する場合もあります。

これでも終端をする効果は大きいです。


電力消費を抑えるために
終端抵抗と直列にコンデンサを追加する方法もあります。

これは AC終端や RC終端と呼ばれるものです。

コンデンサが入る事で直流電流は終端部分に流れないため
電力消費が増加しませんが周波数特性を持つので少し注意が必要です。

テブナン終端という方法は
信号の立ち上がりと立ち下がりの非対称な駆動能力を緩和するため、
信号−GND間の終端抵抗に加えて信号−電源間にも終端抵抗を入れる方法です。

インピーダンスは電源間に入っている抵抗が 
GND間に入っている抵抗との並列接続と同等になるため
抵抗の並列計算で出せます。

2つの抵抗値のバランスで非動作時の 
DC電位を決めることが出来る点もメリットですが、
常に電源から GNDに電流が流れて電力消費することがデメリットです。

差動信号の終端でよく見かける 100Ωの抵抗も並列終端の仲間です。

差動信号の+と−信号間に終端抵抗が入る事からブリッジ終端と言われます。

並列終端は多数の入力デバイスが接続される場合の特性改善に有効です。

並列終端をしない場合に各入力デバイスからの反射信号を相殺するためには
分岐等長配線にする必要があります。

これはいわゆるスター配線とも呼ばれるもので、
配線分岐点の1ヶ所から全ての入力デバイスに向かって
放射状に配線する方法です。

さらに分岐後は等長配線にしなくてはなりません。

この配線方法の難点は
各入力デバイスの部品配置が難しくなる事と
パターン配線スペースを多く必要とする事です。

それに対して並列終端を付ける場合は、
デージーチェーン配線で配線分岐しないまま
順番につないで行く配線方法が可能になります。

この場合は配線スペースが少なくて済むメリットがあり、
シンプルな基板配線構造にできますが、
各入力デバイスへの信号タイミングがずれる事だけ注意が必要です。




ダンピング抵抗 | ノイズ対策.com

bar



ダンピング抵抗


半導体デバイスの出力側で擬似的にインピーダンスマッチングに
近づける方法として直列終端があります。

デバイスの出力側に直列に抵抗を挿入する方法で、
一般的にはダンピング抵抗と呼ばれています。


最近のデジタルIC出力は大きな電流ドライブ能力を有するために、
10〜数10Ωの小さなインピーダンス特性になっています。

一方、プリント基板パターンは層構成やパターン幅によって変わりますが、 
30〜80Ω程度のインピーダンスになってきます。

このインピーダンスの差を
デバイス出力の直近に抵抗を挿入する事で近づけると言う事になり、
値の差から判るようにダンピング抵抗は数10Ωの抵抗値になってきます。

ダンピング抵抗をとりあえず全て 22Ωにすると言う人がいますが、
本当は調整して最適値にする事が望まれます。

デバイス出力はドライブ能力の違いによって
出力インピーダンスが違っています。

また、
プリント基板パターンでは、
信号配線とリファレンスGNDとの距離・パターン幅・パターンの厚みで
インピーダンスが変わってきます。


つまり、
個々の配線で最適なダンピング抵抗値は変わってくる事になります。

また、
デバイス出力からダンピング抵抗までの距離でも
最適抵抗値が変わってきます。

デバイス出力から離れると効果が薄れるためか
抵抗値を大きくする必要があるのです。

ここで一つ気をつけて欲しい事は、
流用元回路のダンピング抵抗値そのままにする人が多い事です。

基板が別物になればパターンのインピーダンスや長さが変わって
最適なダンピング抵抗値は変わります。

回路図には現れませんが基板が関わる事を忘れない事です。

ダンピング抵抗値が最適値からずれていると、
信号伝送先のデバイス入力端の信号波形が乱れます。

ダンピング抵抗値が小さいと
オーバーシュートやアンダーシュートが発生し、
抵抗値が大きいと波形がなまります。

また、
信号反射の影響で立ち上がりエッジや立ち下がりエッジに
段が付く現象も起こります。

この現象がクロック信号波形に発生するとダブルクロック誤動作を
引き起こすため非常に問題です。

ダンピング抵抗値を調整するには、
信号伝送先のデバイス入力端の信号波形をオシロスコープで
観測しつつ抵抗を付け替えて最適な抵抗値を探る事になりますが、
多数の信号線路でそれを実施するには多大な工数がかかるため
困難になって来ています。


最近では SIシミュレーションが実施されるようになってきており、
デバイスの IBISモデルを入手するだけで試作前に
信号波形シミュレーションが簡単に実施でき、
ダンピング抵抗値の最適値やダンピング抵抗の必要/不要を
机上検証することが可能になっています。


最近の FPGAデバイスでは出力ドライブ能力設定の他に
出力直列終端設定などもあって複雑になって来ています。

プリント基板パターンの特性に合わせた FPGA出力設定の最適化も 
SIシミュレーションで事前検証する事が可能です。




インピーダンスマッチング | ノイズ対策.com

bar



インピーダンスマッチング


電気回路の配線線材やプリント基板パターンなどの信号伝送線路は
特性インピーダンスと言う特性数値を持ちます。

半導体デバイスの入力や出力にもインピーダンスの数値があり、
伝送経路や電気回路ブロック内で特性インピーダンスを
全て同じ値に合わせる事をインピーダンスマッチングすると言います。

インピーダンスマッチングのメリットは何かと言うと、
出力−伝送路−入力 と言う信号の伝達経路において
全てのエネルギーが無駄なく伝達するためにロスの無い信号伝送状態が
できあがります。

インピーダンスマッチングしていない場合は、
マッチングしていない端点でエネルギーの反射が起こるために
一部の信号が出口方向に戻り、伝送路で遅延したその信号が
伝送信号の元波形に混ざる事によって起こる信号波形の乱れや
信号伝達ロスの波形劣化が起きてしまいます。

高周波信号回路になればなるほど信号波形の乱れや
劣化の特性に対する影響が大きいために
インピーダンスマッチングする回路が増えてきます。

50Ωインピーダンスや 100Ω差動インピーダンスとかは、
インピーダンスマッチングする系の代表例です。


しかしながら、
100MHz以下のような通常のデジタル信号回路では
インピーダンスマッチングさせている回路はほとんどありません。

なぜかと言うと、
インピーダンスマッチングをするには
専用の特別なデバイスやプリント基板パターンの
インピーダンスコントロール指定などが必要になってくるからです。

通常のデジタルIC出力は 10〜数10Ω、
プリント基板パターンは 30〜80Ω程度、
デジタルIC入力は 数100k〜数MΩのインピーダンスになります。

低い周波数の信号では
インピーダンスマッチングしていなくても
動作に大きな影響が無い場合が多く問題が起きにくいのですが、
クロック信号や 100MHzに近い信号やそれ以上になってくると
誤動作を引き起こす問題が発生する場合が多くなります。

そういった状態を回避するために、
簡単に擬似的なインピーダンスマッチングをする事ができます。

その方法が、直列終端(ダンピング抵抗)や並列終端です。

直列終端はデバイス出力側に直列に抵抗を追加して
出力特性インピーダンスを大きく見せかける方法で、
並列終端はデバイス入力側の GND間に並列に抵抗を追加して
入力特性インピーダンスを並列抵抗で小さくするものです。


それぞれ、特徴やさまざまな方式があるため別コラムで解説します。



Sパラメータ | ノイズ対策.com

bar



Sパラメータ

高周波電子回路や部品の特性を表す回路網パラメータであり、
高精度の信号シミュレーション解析の回路特性モデルに用いられます。

散乱行列(S行列)とも呼ばれ、
マトリクス表現されていて回路網の通過・反射電力特性を表わしています。

2ポートネットワーク(入力2端子,出力2端子)のSパラメータ内には 
S11, S22, S21, S12 の4つの特性があり、S11は入力側の反射特性、
S22は出力側の反射特性、S21は入力側からの通過特性、S12は出力側からの
通過特性を表します。

低周波回路では集中定数の回路部品として、
抵抗=発熱、キャパシタンス=静電エネルギ、
インダクタンス=電磁エネルギ で表現できますが、 
高周波回路では電磁波の伝搬と反射を基本にした、反射係数、
透過係数・減衰定数、伝搬遅延時間 を持つ部品として考えるように
するためにSパラメータが使われています。


Sパラメータは Touchstone形式のテキストファイルで保存される事が多く、
メーカー品のコネクタなどの場合には、Sパラメータファイルをメーカーから
支給してもらって信号シミュレーション解析に使う事があります。

Sパラメータファイルが無い場合はネットワークアナライザを使って
部品を測定する事によってSパラメータを作り出す事ができます。

高精度の信号シミュレーションを行う時に、
コネクタや線材やプリント基板パターンなどを含む受動的な部品の特性を
表現する場合もSパラメータを用います。

幾つもの異なる特性が接続された経路をひとまとめにして特性表現する場合に
便利で、周波数特性グラフでゲインと位相を表示して回路網の特性評価を
する事もできます。


Sパラメータと同じように回路特性を表現するパラメータとしては、
Zパラメータ、Yパラメータ、 hパラメータなどがありますが、
高周波における回路特性のパラメータとしてはSパラメータを使うのが
普通です。




ビアスタブ | ノイズ対策.com

bar



ビアスタブ

プリント基板パターンが途中で途切れて開放端になっているものを
「スタブ」と呼びます。

開放端部分は長さが 1/4波長になる周波数で共振を起こして、
その周波数の信号レベルが 0 になるという周波数特性を持ちます。

特に高周波信号を扱うプリント基板では周波数特性を悪化させる事になるため、
安全のためにも小さなスタブさえ作らないようにする必要があります。

RF回路設計などでは、
プリント基板パターンの線路上にスタブパターンを作って
周波数フィルタ(BEF)を形成させて特定の周波数信号を
取り除いたりする事もあります。


プリント基板のビアによって出来るスタブをビアスタブと言います。

見落としがちですが、表層から内層パターンにつながる貫通ビアでは、
その内層から反対側の表層までの残りのビア部分が信号経路から
飛び出した形でスタブ形状になってしまいます。

貫通ビアで内層に配線をつなぐ場合は必ずビアスタブが出来ていますので、
数100MHzからGHzレベルの高速信号でビアを通らなければならない場合は
表層から表層への配線にするべきです。

可能であればビアを通らないようにした方が良いでしょう。


高速配線ばかりを扱う用途のバックプレーン基板などでは、
どうしてもビアスタブになる配線が多く出来てしまうために
バックドリル手法を使う場合があります。

バックドリルとは、
スタブ部分のビア内壁銅めっきをビア穴径よりも径の大きいドリルで
削り取る追加工をする事によってビアスタブが削れて特性改善する方法ですが、
かなり高い加工精度が必要なため簡単ではありません。

ビアごとに表層面から何umの深さまでドリルで削るかをグループ分けして
示した穴図を作って追加工してもらいます。

ドリルでミクロンレベル精度の寸止め加工をするわけです。


次回は、Sパラメータについて



表皮効果 | ノイズ対策.com

bar



表皮効果

プリント基板パターンが高周波信号波形をなまらせてしまう理由の
2つ目になる表皮効果について説明します。

高周波電流が導体を流れる際に、相互インダクタンスによる影響で
導体表面に近い所に多く流れて導体の中心付近にはあまり流れない現象を
表皮効果と言います。

導体の中心付近では相互インダクタンスによって発生する逆起電力により
電流が流れにくくなるわけです。


電流が流れる配線を細い配線の束だとイメージして下さい。

その中の1つの細い配線を見た場合に右ネジの法則で配線の周囲に
右回りの磁界が発生しますが、周囲の細い配線の同様の右回りの磁界が
反対方向に作用するため磁界を妨げる方向に働きます。

この磁界を妨げる作用が電流の流れを妨げる作用になってしまうため
電流を流れにくくしてしまうのです。

配線導体全体の外周近くは導体の外側が外気や絶縁体なので、
周囲の細い配線が少なくなって電流を妨げる量が減るために導体表面に
近い所に電流が流れやすくなるのです。

断面が四角の配線導体の場合は、四角のカドがいちばん影響を
受けにくいためにカドの付近に電流が集中します。


信号の高周波成分ほどこの表皮効果が顕著になるため、
高周波成分に対しては配線導体の断面積が小さいのと等しく、
高周波信号に対する導体抵抗値の大きい配線になるため信号波形を
なまらせてしまいます。

その抵抗値は周波数の 1/2乗に比例して増加します。


通常は周波数が高い信号で問題になる表皮効果ですが、
周波数が 50/60Hz と低い商用電源でも伝送距離が非常に長く
電流が大きいために大きな問題になるようです。

電源伝送ケーブルを被覆の付いた細いケーブルの束にする事によって
表皮効果の影響を減らしているそうです。


プリント基板パターンの誘電体との接合面は基板製造時に
誘電体であるプリプレグとの密着接合が良くなるように黒化処理を
施してザラザラにしてあります。

高周波電流が流れる時に表皮効果でザラザラな表面を流れるために
特性が悪化してしまいます。

このため、
黒化処理をしないなどの製造方法で高周波対応基板を
作ったりもするそうです。



次回は、ビアスタブについて



bnn_Inq.gif